(54) SEMICONDUCTOR DEVICE

(11) 63-198372 (A) (43) 17.8.1988 (19) JP


(21) Appl. No. 62-31005 (22) 13.2.1987 (71) NEC CORP (72) GUNJI MIHASHI

(51) Int. Cl⁴. H01L29/72,H01L21/76,H01L21/90,H01L21/94

PURPOSE: To make the surface of a device on an insulating region almost flat and to form a fine pattern for the device in a region outside the insulating region by a method wherein the insulating region where a number of locally thick insulating films have been arranged is provided at a part under an elec-

trode wiring part for a transistor, an IC chip or the like.

CONSTITUTION: An insulating region 10 where a number of locally thick insulating films have been arranged is provided at a part under an electrode wiring part for a transistor, an IC chip or the like. That is to say, after silicon has been etched selectively, the deep insulating region 10 composed of a number of SiO₂ films is formed selectively at the outside of a base region 3 and an emitter region 4 for the transistor. Accordingly, its surface can be made flat; the base region, the emitter region 3, 4 and so on having fine patterns can be formed easily at the inside of the insulating region. By this setup, an emitter electrode 8 and a base electrode 9 are formed on the flat surface; it is possible to manufacture the high-frequency transistor at a high yield rate.



(54) SEMICONDUCTOR DEVICE AND ITS MANUFACTURE

(11) 63-198373 (A) (43) 17.8.1988 (19) JP


(21) Appl. No. 62-29651 (22) 13.2.1987

(71) NEC CORP (72) HIROSHI KITAJIMA

(51) Int. Cl. H01L29/78

PURPOSE: To eliminate the high resistance due to a grain boundary and to eliminate the obstruction to miniaturization due to grain growth by making use of a single crystal for a gate electrode.

CONSTITUTION: An insulating film 2 is formed on a silicon substrate 1; a single-crystal film 3 is formed on the insulating film by the selective transverse-direction growth of a single crystal, e.g. single-crystal silicon, as a seed from an opening at this insulating film 2; this single-crystal film 3 is used for a gate electrode. After the single-crystal film 3 to be used as the gate and the silicon substrate 1 have been grown, they are separated by etching. As a single-crystal substrate, a III~V compound semiconductor substrate such as a germanium substrate or a GaAs substrate can be enumerated in addition to the silicon substrate. By this setup, because no crystal boundary exists inside, the resistance is lowered; the operating speed of a device is increased; at the same time, because the surface is flat and uneven parts are hardly formed thanks to the single crystal, a fine patterning process is executed easily; both the high speed and the high integration can be realized.



(54) SEMICONDUCTOR DEVICE

(11) 63-198374 (A) (43) 17.8.1988 (19) JP


(21) Appl. No. 62-31789 (22) 13.2.1987

(71) FUJITSU LTD (72) NAOYOSHI TAMURA

(51) Int. Cl⁴. H01L29/78,H01L27/00

PURPOSE: To increase the voltage drive capacity by connecting a front gate to a rear gate.

CONSTITUTION: A first conductor layer 3 which has been formed on a first insulating layer 2 and a second insulating film layer 4 which has been formed on the first conductor layer 3 are provided in such a way that they are composed of a semiconductor. In addition, three regions, i.e., a source 6, a drain 7, which have been formed to be in direct contact with the second insulating film layer 4, and a channel 4, which is situated between the source and the drain and which has been doped with a small quantity of impurities, are provided. In addition, a second conductor layer 9 is formed on the channel 5 via a third insulating film layer 8; an extended part of the second conductor layer 9 is connected electrically to the first conductor layer 3. In this way, a rear gate electrode (the first conductor layer 3) is connected to a front gate electrode (the second conductor layer 9); a rear gate potential is changed in the same way as a front gate potential. By this setup, the width of a carrier path can be extended toward the side of the rear gate electrode; the voltage drive capacity can be increased.



19 日本園特許庁(JP)

10 特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭63 - 198373

@Int_Cl.4

む出 願 人

識別記号

庁内整理番号

每公開 昭和63年(1988)8月17日

H 01 L 29/78

301

G-8422-5F

審査請求 未請求 発明の数 2 (全5頁)

半導体装置およびその製造方法 49発明の名称

> 顧 昭62-29651 创特

類 昭62(1987) 2月13日 73出

洋 切発 明 者 8 北 日本電気株式会社 東京都港区芝5丁目33番1号 日本電気株式会社内

東京都港区芝5丁目33番1号

弁理士 舘野 千恵子 20代 理 人

1. 発明の名称

半導体装置およびその製造方法

- 2. 特許請求の範囲
- (1) 単結晶をゲート電極として用いることを特徴 とする半導体装置。
- (2) 単結晶基板上に形成された絶縁膜に閉口部を 設けて単結爲基板を露出させ、この露出した単結 晶基板に対し、選択的なエピタキシャル成長を 行って前記絶縁膜上へも単結晶を横方向成長させ、 単結晶ゲート膜とすることを特徴とする半導体装 置の製造方法。
- 3. 発明の詳細な説明

[産業上の利用分野]

この発明は半導体装置およびその製造方法に関 する.

[従来の技術]

從来、シリコンのMOS(Hetal-Oxide-Semiconductor)トランジスタのゲート電極には、第6 図に示したように多粘晶シリコン29が用いられて いる。図中30はシリコン基板、31はゲート酸化膜 である。この構造は多結晶シリコンを全面に堆積 したあとパターニングし、不純物をイオン注入す ることによって形成する。

[発明が解決しようとする問題点]

多結晶シリコンは結晶粒界が内部にあるため単 粘黒シリコンなどに較べると抵抗が高く、MOS トランジスタのゲート電極として多結品シリコン を用いた場合には素子の動作速度を下げる原因に なっていた。また結晶粒の粒成長が膜厚の増加と ともに類在化するため凹凸が顕著になり、微細な **素子のパターニングがしにくいということから素** 子の微細化を钼害する原因になっていた。本発明 の目的は、以上述べたような問題点を解決した半 嫌体装置およびその製造方法を提供することにあ

[問題点を解決するための手段]

すなわち本発明は単結晶をゲート電極として用 いることを特徴とする半導体装置、および単結品

特開昭63-198373(2)

基板上に形成された絶縁膜に閉口部を設けて単結 品基板を露出させ、この露出した単結品基板に対 し、選択的なエピタキシャル成長を行って前配絶 練数上へも単結晶を横方向成長させ、単結晶ゲー ト膜とすることを特徴とする半導体装置の製造方 法である。

本発明による半導体装置の構造は、単結晶差板をシリコン基板とした場合、第1図に示す如くなる。図中、1はシリコン基板、2は絶縁膜、3は神結晶膜である。この発明ではシリコン基板の1上に絶縁膜2が形成され、この絶縁膜2の間口とが形成ら単結晶、たとえば単結晶シリコを種として用から、1として用いる単結晶膜3をゲートとして用いる単結晶膜3とシリコン基板とは成長のあとエッチングによって分離する。

本発明における単結晶基板としてはシリコン基板のほか、ゲルマニウム基板、あるいはGaーAS基板のような買V化合物半導体基板があげられる。

単結晶金属シリサイドや単結晶金属の選択成長に際しては、単結晶シリコンに較べるとよりりの欠陥が発生する可能性があるが、多結晶シリコンの場合には基板間口部に高濃度に 不純物を入れておいてその不純物が成長シリンに に取込まれるのを利用したり、あるいは成長の にドーピングを行うことによって低抵抗のシリコンを を形成することもできる。

【実施例】

次に本発明を実施例によって説明する。 実施例1

第2図は本発明の一実施例を説明するための工程図である。第2図(a) は単結晶シリコン基板4の上に静い酸化シリコン酸5を形成した後、フッ酸を用いて酸化シリコン酸に開口部6を設けた状態を示している。図中、5aは特来ゲート酸化酸となる酸化シリコン酸である。第2図(b) は原料が、選択成長によって基板上に単結晶シリコン酸8を

また単結品数としてはシリコン基板を用いた場合に基板シリコンに対してホモ・エピタキシャル数となるシリコンでもよいし、基板シリコンに対してヘテロ・エピタキシャル数となる金属シリサイドや金属でもよい。以下ではシリコン基板を例に説明するが、他の半導体基板の場合でも同様なことが可能である。

[作用]

実施例2

本発明の第2の実施例としては、第2図(a)の 状態で閉口部6に不稀物原子を換く高濃度にイオン性入しておく方法を挙げることができる。その ような状態で第2図(b)のようにシリコンの選択 成長を行うと単結晶シリコン膜8の中に不純物原 子が収込まれ、ゲートへの不純物ドーピングをあ

特開昭63-198373(3)

る程度行うことができる。この方法を用いること により少なくとも二つの利点が挙げられる。第一 には、このあと行われる不輔物原子のイオン往入 の際に注入深さを浅くでき、注入時間の短縮が図 れ、また結晶へのダメージを軽減できることであ る。第二には、イオン往入後のアニールを低温・ 短時間ですますことができることである。この方 法によるゲートへの不能物ドーピングは、種にな る領域の不能物がドープされるため、CMOS (Complementary HOS) を形成するような場合に有 利となる。

実施例3

本発明の第3の実施例としては、第2図(b)の 成長時の状態でドーピングを行うことを挙げるこ とができる。利点は実施例2と同様であるが、実 施例2と比較すると、高濃度ドーピングが可能な 点で有利であり、CMOS形成などの複合に2度 成長を行わなければならない点で不利となる。 宇族祭4

第3図は本発明の第4の実施例として特定の方

を形成し、ゲート21とソース22およびドレイン23 を分離し、酸化などを用いて構20を埋めることに よってMOSトランジスタを形成した。このよう な構造の場合、実施例2あるいは実施例3に示し たようなドーピング方法を採用することが望まし W.

実施例6

第5回は本発明の第6の実施例を示している。

第5図は、第2図(b) に対応する図であり、単 結晶シリコン基板24の上に蘚い酸化シリコン膜25 とその開口部26が形成されており、開口部26のシ リコン基板にはイオン注入によって不純物原子が ドープされた不純物ドーピング部27が形成されて いる。WF6を原料ガスとして第2図の集合と同 様にタングステン膜28を選択成長させ、パターニ ングによってゲート金銭およびコンタクト(タン グステン) 領域を形成した。

また、原料ガスとしてMoFe を用いることに より、ゲート金属およびコンタクト領域をモリブ デンで形成することもできる。

肉のパターンを用いた場合を示している。基板と して{100}シリコン基板11を用い、パターンを < 110>方向に切り、単結晶シリコン膜12の選択 成長後、単結晶シリコン膜12の表面に形成した酸 化シリコン膜13をパターニングし、ヒドラジンな どの選択エッチング彼を用いてエッチングを行う と、(111) 墓14がでやすいために第3副に示した ように酸化シリコン酸13の端からのオーバーエッ チがあまりないような形状を制御性良く作ること ができた。

実施例 5

第4圏は本発明の第5の実施例の工程圏である。 成長前の基板構造を第4図(a)に示す。シリコン 基板15の上には厚い酸化シリコン膜16、薄い酸化 シリコン膜17および開口部18が形成されている。 厚い酸化シリコン酸18程度の厚さに単結晶シリコ ン膜19を選択成長させた状態を第4回(b)に示す。 厚い酸化シリコン膜16の無い領域が平坦に単結晶 シリコン膜19で埋込まれた構造が作られる。その 後、第4回(c) のようにエッチングによって構20

[発明の効果]

以上述べたように、本発明によれば従来ゲート として多結晶シリコンを用いていた場合の問題点 である、結晶粒界による高抵抗化や粒成長による 微細化阻害などのない半導体装置およびその製造 方法を提供することができる。

また、こうした装置の形成過程において、単結 異性を利用した選択エッチングを行うことができ ると共に、目的に応じたドーピング方法を選んだ り、効率的なドーピングを行うことができる等の 特徴を有し、さらに基板上の酸化膜厚を変えてお くことによって微細な素子分離構造と組合わせる ことができるなど半導体装置の構造や構成に応じ て種々の応用が可能であるという利点を有する。 4. 国面の簡単な説明

第1因は本発明の半導体装置の模式的部分断面 図、第2~5図は本発明の実施例を示す半導体装 置の模式的部分新面図、第6回は従来の半導体装 置の模式的部分断面図である。

1.15.30…シリコン基板

特開昭63-198373(4)

2…絶棘膜

3 … 単結器膜

4,24…単結晶シリコン基板

5, 17, 25… 痒い酸化シリコン膜

6, 18, 26…開口部

8, 12, 19…単結晶シリコン膜

9, 21…ゲート

10…ソースあるいはドレイン領域

11… (100) シリコン基板 13…酸化シリコン酸

14… {111} 面

16… 厚い酸化シリコン膜 20…満

22…ソース


23…ドレイン

27… 不純物ドーピング部 28… タングステン膜


29… 多結晶シリコン

31…ゲート酸化膜


代理人弁理士 舘 野 千惠子





第1 図





第 3 図
















第 4 図

特開昭63-198373(5)



第5図



第6図